

# LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURE

**Publication number:** JP2001013518 (A)

**Publication date:** 2001-01-19

**Inventor(s):** UEDA TORU +

**Applicant(s):** SHARP KK +

**Classification:**

- **international:** G02F1/136; G02F1/1362; G02F1/1368; (IPC1-7): G02F1/1365

- **European:** G02F1/1362B; G02F1/1362C; G02F1/1362H

**Application number:** JP19990188779 19990702


**Priority number(s):** JP19990188779 19990702

**Also published as:**

JP3464944 (B2)  
US6493046 (B1)  
KR20010015071 (A)

## Abstract of JP 2001013518 (A)

**PROBLEM TO BE SOLVED:** To make variance of a capacitance value of additional capacitance small and to be excellent in display quality with respect to the liquid crystal display device. **SOLUTION:** The additional capacitance 10 of the device is formed by a first conductive layer 12 formed on an insulation substrate 11, a first insulation layer 13 formed on the first conductive layer 12 and provided with an opening part 14 which exposes a part of the first conductive layer 12, a second conductive layer 17a formed on the first conductive layer 12 placed at least in the opening part 14, a second insulation layer 18 covering the second conductive layer 17a and a third conductive layer 19a covering the second insulation layer 18 placed at least in the opening part 14.



Data supplied from the **espacenet** database — Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2001-13518

(P2001-13518A)

(43)公開日 平成13年1月19日(2001.1.19)

(51)Int.Cl.<sup>7</sup>

G 0 2 F 1/1365

識別記号

F I

G 0 2 F 1/136

データベース(参考)

5 0 0 2 H 0 9 2

審査請求 未請求 請求項の数11 O L (全 22 頁)

(21)出願番号 特願平11-188779

(22)出願日 平成11年7月2日(1999.7.2)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区长池町22番22号

(72)発明者 上田 徹

大阪府大阪市阿倍野区长池町22番22号 シ

ャープ株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外4名)

Fターム(参考) 2H092 JA25 JA29 JA35 JA38 JA42

JA44 JB13 JB23 JB32 JB33

JB38 JB51 JB57 JB63 JB69

KA04 KA07 KA12 KB24 MA07

MA25 MA27 MA29 NA22 NA25


PA01 PA06

(54)【発明の名称】 液晶表示装置およびその製造方法

(57)【要約】

【課題】 付加容量の容量値のバラツキが小さく、表示品位の優れた液晶表示装置およびその製造方法を提供する。

【解決手段】 本発明の液晶表示装置の付加容量10は、絶縁性基板11上に形成された第1導電層12と、第1導電層12上に形成され、第1導電層12の一部を露出する開口部14を有する第1絶縁層13と、少なくとも開口部14内に位置する第1導電層12上に形成された第2導電層17aと、第2導電層17aを覆う第2絶縁層18と、少なくとも開口部14内に位置する第2絶縁層18を覆う、第3導電層19aとから形成されている。



【特許請求の範囲】

【請求項１】 絶縁性基板と、前記絶縁性基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された給素電極および付加容量とを有する液晶表示装置であって、

前記絶縁性基板上に形成された第１導電層と、

前記第１導電層上に形成され、前記第１導電層の一部を露出する開口部を有する第１絶縁層と

少なくとも前記開口部内に位置する前記第１導電層上に形成された第２導電層と、

前記第２導電層を覆う第２絶縁層と、

少なくとも前記開口部内に位置する前記第２絶縁層を覆う、第３導電層とを有し、

前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量が形成されている液晶表示装置。

【請求項２】 前記第２導電層は前記開口部内において前記第１導電層と接触するように形成されている請求項１に記載の液晶表示装置。

【請求項３】 前記第１導電層と前記第２導電層との間に形成された第３絶縁層を更に有し、前記第１導電層と前記第２導電層とが互いに電気的に絶縁されている請求項１に記載の液晶表示装置。

【請求項４】 前記第１導電層と前記第３導電層とは互いに電気的に接続しており、前記第１導電層と、前記第３絶縁層と、前記第２導電層とを含む積層構造および前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量が形成されている請求項３に記載の液晶表示装置。

【請求項５】 前記第１導電層と前記第３導電層とは、表示領域外に位置する前記第１絶縁層に形成されたコンタクトホールにおいて互いに接続されている請求項４に記載の液晶表示装置。

【請求項６】 少なくとも前記薄膜トランジスタのチャネルと重なるように形成されている遮光層を有し、

前記遮光層は、前記第１導電層と同一の膜から形成されており、且つ、前記遮光層と前記第１導電層とは互いに電気的に絶縁されている請求項１から５のいずれかに記載の液晶表示装置。

【請求項７】 前記薄膜トランジスタのゲート絶縁層は、前記第２絶縁層と同一の膜から形成されている請求項１から６のいずれかに記載の液晶表示装置。

【請求項８】 前記薄膜トランジスタのチャネル、ソースおよびドレインは、前記第２導電層と同一の膜に形成されている請求項１から７のいずれかに記載の液晶表示装置。

【請求項９】 前記薄膜トランジスタのゲート電極は、前記第３導電層と同一の膜から形成されている請求項１から８のいずれかに記載の液晶表示装置。

【請求項１０】 絶縁性基板と、前記絶縁性基板上に形

成された薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された給素電極および付加容量とを有する液晶表示装置の製造方法であって、

前記絶縁性基板上に第１導電層を形成する工程と、

前記第１導電層上に第１絶縁層を形成する工程と、

前記第１導電層をエッチストップ層として用いて前記第１絶縁層をエッチングすることによって、前記第１導電層の一部を露出する開口部を前記第１絶縁層に形成する工程と、

少なくとも前記開口部内の前記第１導電層上に第２導電層を形成する工程と、

前記第２導電層を覆う第２絶縁層を形成する工程と、

少なくとも前記開口部内に位置する前記第２絶縁層を覆う、第３導電層を形成する工程とを包含し、

前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量を形成する液晶表示装置の製造方法。

【請求項１１】 前記第１導電層と前記第２導電層との間に、前記第１導電層と前記第２導電層とを互いに電気的に絶縁する第３絶縁層を形成する工程と、

前記第１導電層と前記第３導電層とを互いに電気的に接続する工程とをさらに包含し、

前記第１導電層と、前記第３絶縁層と、前記第２導電層とを含む積層構造および前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量を形成する請求項１０に記載の液晶表示装置。

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置およびその製造方法に関し、特に、薄膜トランジスタを有するアクティブマトリクス型液晶表示装置およびその製造方法に関する。

【０００２】

【従来の技術】近年、アクティブマトリクス型液晶表示装置は、パーソナルコンピュータの表示装置、薄型テレビ、ビデオ撮像装置やデジタルカメラの表示装置等として広く利用されている。アクティブマトリクス型液晶表示装置のうち、能動素子として薄膜トランジスタを有するもの（以下、「ＴＦＴ型液晶表示装置」という。）の１つの給素の等価回路を図６に示す。給素（給素領域）がマトリクス状に配置された領域が表示領域を構成している。

【０００３】ＴＦＴ型液晶表示装置は、給素ごとに、薄膜トランジスタ（以下、「ＴＦＴ」という。）と、ＴＦＴのドレインに接続された液晶容量 $C_{LC}$ および付加容量 $C_s$ とを有している。液晶容量 $C_{LC}$ と付加容量 $C_s$ とを合わせて給素容量 $C_{PIX}$ と呼ぶ。ＴＦＴのゲート $G$ にはゲート配線（走査配線）が接続され、ソース $S$ にはソース配線（信号配線）が接続されている。ゲート $G$ に走査信号が印加されている期間（１走査期間）に、ソース配



29-4

29-4

線からTFTのソースSに印加されている信号電圧が、液晶容量 $C_{LC}$ のドレイン側電極および付加容量 $C_g$ のドレイン側電極（それぞれ、「絵素電極」および「付加容量電極」と呼ぶ。）に印加される。一方、液晶容量 $C_{LC}$ の他方の電極および付加容量 $C_g$ の他方の電極（それぞれ、「対向電極」および「付加容量対向電極」と呼ぶ。）には、対向電極または付加容量対向電極線（共通配線）COMを介して所定の対向電圧（共通電圧）が印加される。TFT基板に形成される付加容量対向電極線COMは対向基板に形成されている対向電極に電気的に接続されている。液晶容量 $C_{LC}$ に印加される正味の電圧は、信号電圧と対向電圧との差である。この電圧の大きさに応じて液晶の配向状態が変化することによって、信号電圧に対応する表示状態が得られる。

【0004】ゲートGに定置信号が印加されていない期間（すなわち、他のゲート配線に接続されているTFTが選択されている期間）には、液晶容量 $C_{LC}$ および付加容量 $C_g$ はTFTによってソース配線とは電気的に絶縁されている。注目しているTFTが次に選択される迄、液晶容量 $C_{LC}$ および付加容量 $C_g$ は先に印加された電圧を保持することによって所定の表示状態を維持する。この間に、TFTおよび絵素容量 $C_{PIX}$ の電圧保持特性が低いと、表示品位の低下を招く。

【0005】所望の電圧保持特性を得るために、比較的大きな容量値を有する付加容量 $C_g$ が必要とされる場合がある。付加容量 $C_g$ の容量を大きくするために、付加容量電極および付加容量対向電極の面積を大きくすると、これらの電極は一般に不透明な材料を用いて形成されるので、透過型液晶表示装置の開口率の低下を招く。

【0006】特開平5-61071号公報は、絵素部に容量の大きな付加容量を有するTFT型液晶表示装置を開示している。上記公報に開示されている液晶表示装置のTFTおよび付加容量を形成する工程を示す断面図を図7に示す。

【0007】上記公報によると、開口率の低下を抑制するために、TFTが形成される絶縁基板に121の表面に溝部（トレンチ）122を形成し、この溝部122に付加容量（容量成分）を形成している。さらに、TFTの半導体層と同一工程で形成された一体に形成された第1電極123と、TFTのゲート電極と同一材料で形成された第2電極126aと、TFTのゲート絶縁層と同一の材料で形成された絶縁膜124aおよび125aとから付加容量を形成することによって、構造および製造工程を簡略化している。

【0008】図7（a）～図7（c）に示したTFTおよび付加容量部分を含むTFT基板は、以下の工程で作製される。

【0009】（1）石英基板121の表面に、 $HF:NH_4F=1:6$ をエッチャントとするウェットエッチングにより溝122を形成する。

【0010】(2) 減圧CVD法で膜厚80nmの第1ポリシリコン層123を形成する。得られた第1ポリシリコン層123に、30keV、 $1 \times 10^{15}/\text{cm}^2$ 及び50keV、 $1 \times 10^{15}/\text{cm}^2$ の条件で、合計2回のシリコン注入を行う。その後、620℃で固相アニールを行った後、第1ポリシリコン層123の一部をエッチングで除去する。

【0011】(3) 第1ポリシリコン層123を1000℃で熱酸化により、表面に厚さ50nmのSiO<sub>2</sub>膜124を形成する。酸化されずに残った第1ポリシリコン層123が最終的に付加容量の第1電極およびTFTの半導体層（ソース、チャネル、ドレイン）となる。

【0012】(4) SiO<sub>2</sub>膜124のTFTを形成する領域をレジスト層で保護した状態で、30keV、 $5 \times 10^{15}/\text{cm}^2$ の条件で、付加容量の第1電極となる第1ポリシリコン層123に砒素イオン（As<sup>+</sup>）を注入する。

【0013】(5) レジスト層を除去した後、SiO<sub>2</sub>膜124を覆う厚さ30nmのSiN膜125を減圧CVD法により形成する。

【0014】(6) 全面に減圧CVD法により、厚さ350nmの第2ポリシリコン層126を形成し、PSGによる低抵抗化を図る。

【0015】(7) CF<sub>4</sub>/O<sub>2</sub>=9.5/5のガスを用いて、第2ポリシリコン層126及びSiN膜125をパターニングすることによって、TFTのゲート電極126b、付加容量の第2電極126a、SiNゲート絶縁層125bおよび付加容量用SiN125aが形成される。次に、TFTの第1ポリシリコン層123にSiO<sub>2</sub>膜124を介して砒素を160keV、 $1 \times 10^{13}/\text{cm}^2$ の条件でイオン注入し、LDD (lightly doped drain) を形成する。

【0016】(8) 第2ポリシリコンゲート126bを覆うレジストを形成し、砒素イオンを140keV、 $2 \times 10^{15}/\text{cm}^2$ の条件でイオン注入し、nチャネルを形成する。次に、レジスト層を除去した後、新たに全面にレジスト層を形成し、ホウ素イオン（B<sup>+</sup>）を30keV、 $2 \times 10^{15}/\text{cm}^2$ の条件でイオン注入を行い、pチャネルを形成する。

【0017】(9) レジストを除去した後、減圧CVD法により、燐珪酸ガラス（PSG）からなる層間絶縁膜131を形成する。

【0018】(10) HF：NH<sub>4</sub>Fを用いたウェットエッチングによって、層間絶縁膜131およびSiO<sub>2</sub>膜124に第1コンタクトホール132を形成する。

【0019】(11) 次に、膜厚140nmのITO（インジウム錫酸化物）層129を400℃でスパッタ法を用いて形成する。得られたITO膜129をHCl：H<sub>2</sub>O：HNO<sub>3</sub>=300：300：50からなるエッチャントを用いてウェットエッチすることによって1

ＴＯ膜１２９をパターンニングする。その後、レジスト層をマスクとして、 $\text{HF}/\text{NH}_4\text{H}$ を用いたウエットエッチングによってＴＯ膜１２９に第２コンタクトホール１３４を形成する。

【００２０】（１２）スパッタ法を用いて全面に厚さ８００ｎｍのＡｌＳｉ層を堆積し、 $\text{H}_3\text{PO}_4:\text{H}_2\text{O}=$

２：１０を用いたウエットエッチによってＡｌＳｉ層をパターンニングし電極１３０を形成する。続いて、厚さ４００ｎｍのＳｉＮからなるパッシベーション膜１３３を常圧ＣＶＤで形成する。パッシベーション膜１３３は $\text{CF}_4:\text{O}_2=95:5$ ガスを用いたプラズマエッチングによってパターンニングされる。

【００２１】

【発明が解決しようとする課題】上記公報に開示されている液晶表示装置の付加容量の容量値は、溝の開口径、溝の深さ、誘電体層を形成する材料の種類（誘電率）、誘電体層の厚さで決まる。上記従来技術の付加容量を設計通りの容量値を有するように形成するために最も重要な要因は、溝の深さの制御である。この溝は単一の材料からなる基板の表面をエッチングすることによって形成されるので、溝の深さの制御はエッチング時間を制御することによってなされる。しかしながら、エッチング時間を正確に制御しても、エッチレートにバラツキがあると、溝の深さにバラツキが生じる。付加容量の容量値のバラツキは、液晶表示装置の表示品位を低下させる。

【００２２】容量値が小さいと付加容量が蓄積できる電荷量が減少するので、ＴＦＴを流れるリーク電流の影響を強く受け、所定の電圧を保持できなくなる。逆に、付加容量の容量値が大きいと、十分に充電することができなくなり、付加容量および液晶容量の両端に所定の電圧が印加されなくなる。

【００２３】本発明は、上記課題を解決するためになされたものであり、その主な目的は、付加容量の容量値のバラツキが小さく、表示品位の優れた液晶表示装置およびその製造方法を提供することにある。

【００２４】

【課題を解決するための手段】本発明の液晶表示装置は、絶縁性基板と、前記絶縁性基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された絵素電極および付加容量とを有する液晶表示装置であって、前記絶縁性基板上に形成された第１導電層と、前記第１導電層上に形成され、前記第１導電層の一部を露出する開口部を有する第１絶縁層と、少なくとも前記開口部に位置する前記第１導電層上に形成された第２導電層と、前記第２導電層を覆う第２絶縁層と、少なくとも前記開口部に位置する前記第２絶縁層を覆う、第３導電層とを有し、前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量が形成されており、そのことによって上記目的が達成される。

【００２５】前記第２導電層は前記開口部内において前記第１導電層と接触するように形成されてもよい。

【００２６】前記第１導電層と前記第２導電層との間に形成された第３絶縁層を更に有し、前記第１導電層と前記第２導電層とが互いに電気的に絶縁されてもよい。

【００２７】前記第１導電層と前記第３導電層とは互いに電気的に接続されており、前記第１導電層と、前記第３絶縁層と、前記第２導電層とを含む積層構造および前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量が形成される構成としてもよい。

【００２８】前記第１導電層と前記第３導電層とは、表示領域外に位置する前記第１絶縁層に形成されたコンタクトホールにおいて互いに接続されていることが好ましい。

【００２９】少なくとも前記薄膜トランジスタのチャネルと重なるように形成されている遮光層を有し、前記遮光層は、前記第１導電層と同一の膜から形成されており、且つ、前記遮光層と前記第１導電層とは互いに電気的に絶縁されている構成してもよい。

【００３０】前記薄膜トランジスタのゲート絶縁層は、前記第２絶縁層と同一の膜から形成されていることが好ましい。

【００３１】前記薄膜トランジスタのチャネル、ソースおよびドレインは、前記第２導電層と同一の膜に形成されていることが好ましい。

【００３２】前記薄膜トランジスタのゲート電極は、前記第３導電層と同一の膜から形成されていることが好ましい。

【００３３】本発明の液晶表示装置の製造方法は、絶縁性基板と、前記絶縁性基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された絵素電極および付加容量とを有する液晶表示装置の製造方法であって、前記絶縁性基板上に第１導電層を形成する工程と、前記第１導電層上に第１絶縁層を形成する工程と、前記第１導電層をエッチストップ層として用いて前記第１絶縁層をエッチングすることによって、前記第１導電層の一部を露出する開口部を前記第１絶縁層に形成する工程と、少なくとも前記開口部内の前記第１導電層上に第２導電層を形成する工程と、前記第２導電層を覆う第２絶縁層を形成する工程と、少なくとも前記開口部に位置する前記第２絶縁層を覆う、第３導電層を形成する工程とを包含し、前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量を形成し、そのことによって上記目的が達成される。

【００３４】前記第１導電層と前記第２導電層との間に、前記第１導電層と前記第２導電層とを互いに電気的に絶縁する第３絶縁層を形成する工程と、前記第１導電層と前記第３導電層とを互いに電気的に接続する工程とをさらに包含し、前記第１導電層と、前記第３絶縁層



と、前記第2導電層とを含む積層構造および前記第2導電層と、前記第2絶縁層と、前記第3導電層とを含む積層構造から前記付加容量を形成してもよい。

【0035】以下に、本発明の作用を説明する。

【0036】本発明の液晶表示装置の付加容量は、少なくとも開口部（溝またはトレンチ）に形成された、第2導電層（付加容量電極）／第2絶縁層（付加容量誘電体層）／第3導電層（付加容量対向電極）とを含む積層構造から形成されている。付加容量は開口部に形成されているので、狭い占有面積で大きな容量値を確保することができる。さらに、この開口部は、第1導電層上に形成された第1絶縁層上に形成されている。第1導電層と第1絶縁層は異なる材料から形成されているので、第1絶縁層にエッチングによって開口部を形成する工程において、下地の第1導電層をエッチストップ層として機能させることができる。従って、付加容量が形成される開口部の深さは、正確に制御されるので、容量値のバラツキが著しく低減された付加容量を実現することができる。

【0037】第2導電層は開口部内の第1導電層に接触するように形成しても良いし、開口部内の第1導電層上にさらなる絶縁層を設けて第1導電層と第2導電層とを互いに絶縁してもよい。開口部内の第1導電層と第2導電層とをさらなる絶縁層で互いに絶縁した構成において、第1導電層と第3導電層とを電気的に接続することによって、第2導電層（付加容量電極）／第2絶縁層（付加容量誘電体層）／第3導電層（付加容量対向電極）から形成される容量に加えて、第1導電層（付加容量対向電極）／さらなる絶縁層（付加容量誘電体層）／第2導電層（付加容量電極）から形成される容量が並列に接続されている。従って、単位占有面積当たりの容量値を増加させることができる。すなわち、液晶表示装置の開口率を一層高めることが可能となる。第1導電層と第3導電層との電気的な接続を、絵素電極と重ならない位置で実現することによって、開口率の低下を防止することができる。

【0038】第1導電層を遮光性を有する材料を用いて形成することによって、第1導電層を、TFTのチャネルに入射する光を防ぐ遮光層として用いることができる。特に、TFTのチャネルやLDDトランジスタのLDD領域を少なくとも覆う遮光層を形成することによって、TFTの光リークを抑制することができる。液晶表示装置の用途に応じて、裏面からの光学系等からの反射光を遮光する構成としてもよいし、上方からの直接入射光を遮光する構成としてもよい。

【0039】第1導電層を付加容量対向電極として利用する構成においては、付加容量対向電極として機能する部分と遮光層として機能する部分を電気的に分離して形成することが好ましい。少なくともTFTのチャネル領域覆う部分と付加容量対向電極とを分離することによって、付加容量対向電極の電位がTFTのチャネル領域に

影響することを防止できるので、TFTの動作特性を安定にすることができる。

【0040】また、付加容量電極として機能する層とTFTの半導体層（チャネル、ソース、ドレインとが形成される層）とを同一の膜を用いて形成する構成にすることによって、液晶表示装置の製造方法を簡略化することができる。例えば、ポリシリコン膜に不純物濃度の異なる領域を形成することによって、付加容量電極、TFTのチャネル、ソースおよびドレインを形成することができる。

【0041】さらに、付加容量誘電体層として機能する層とTFTのゲート絶縁層とを同一の膜から形成することによって、液晶表示装置の製造方法を簡略化することができる。また、付加容量対向電極として機能する層とゲート電極とを同一の膜から形成することによって、液晶表示装置の製造方法を簡略化することもできる。

【0042】

【発明の実施の形態】（実施形態1）本実施形態のTFT液晶表示装置（以下、TFT-LCDという。）100を図1および図2Aに模式的に示す。図1はTFT-LCD100の1絵素に対応する部分の模式的な断面図であり、図2Aはその上面図である。図1は図2A中の破線X1-X2-X3-X4、X4'線に沿った断面図に相当する。本発明によるTFT-LCDの等価回路は図6に示した等価回路と同じであり、上記の説明において用いた構成要素の名称を本発明の説明においても用いる。

【0043】TFT-LCD100は、TFT基板100aと、対向基板100bと、TFT基板100aと対向基板100bとの間に挟持された液晶層40とを有している。一般的なTNモードの液晶表示装置の場合、TFT基板100aおよび対向基板100bの液晶層40側の表面に配向膜（不図示）が設けられ、TFT基板100aおよび対向基板100bのそれぞれの外側に偏光板（不図示）が設けられる。表示モードによっては、配向膜や偏光板を省略することができる。

【0044】TFT基板100aは、絶縁性基板11と、絶縁性基板11上に形成されたTFT20と、TFT20に電気的に接続された絵素電極15および付加容量10とを有している。

【0045】付加容量10は、絶縁性基板11上に形成された第1導電層12と、第1導電層12の一部を露出する開口部（溝またはトレンチとも呼ばれる）14を有する第1絶縁層13と、開口部14内において第1導電層12に接触する第2導電層17aと、第2導電層17aを覆う第2絶縁層18と、少なくとも開口部14内に位置する第2絶縁層18を覆う第3導電層19aとをこの順で有する積層構造から形成されている。すなわち、付加容量10は、第2導電層17aからなる付加容量電極と、第3導電層19aからなる付加容量対向電極（付

加容量対向電極線)と、これらの電極間に位置する第2絶縁層18からなる付加容量誘電体層とを有する。付加容量10は、図2A中にハッチングで示した第2導電層17と第3導電層19aとが重なる領域に形成される。

【0046】TFT20は、ソース17b、ドレイン17b'およびチャネル17cを有する半導体層17と、半導体層上に形成された第2絶縁層(ゲート絶縁層)18と、チャネル17cの真上に位置する第2絶縁層18上に形成されたゲート電極19bとを有している。ゲート電極19bはゲート配線の一部として形成されている。

【0047】TFT20および付加容量10は絶縁層22に覆われている。絶縁層22にはコンタクトホール23aおよび23bが形成されており、それぞれ、ソース17bおよびドレイン17b'の少なくとも一部を露出している。ソース17bおよびドレイン17b'は、コンタクトホール23aおよび23b内でそれぞれソース電極24aおよびドレイン電極24bに接続されている。これら全てを覆うパッシベーション層26には、ドレイン電極24bの一部を露出するコンタクトホール27が形成されている。パッシベーション層26上に形成されている絵素電極15は、コンタクトホール27内でドレイン電極24bと電気的に接続されている。

【0048】対向蓋板100bは、絶縁基板31と、絶縁基板31上に形成された対向電極(共通電極)35とを有している。必要に応じて、配向層やカラーフィルタ層(いずれも不図示)を設けても良い。

【0049】図6の等価回路中の液晶容量 $C_{OL}$ は、絵素電極15と、対向電極35と、これらの電極間に挟持された液晶層40とによって形成される。絵素電極15および付加容量電極(第2導電層)17aにはTFT20のドレイン17b'を介して信号電圧が印加され、対向電極35および付加容量対向電極19aには、共通配線(図2A中の19a)を介して共通電圧が印加される。なお、共通配線は接地されても良い。

【0050】TFT-LCD100の付加容量10は、絵素等にTFT20の近傍に形成される。付加容量10は、絶縁層13に形成された開口部14に積層された第2導電層(付加容量電極)17a/第2絶縁層(付加容量誘電体層)18a/第3導電層(付加容量対向電極)19aを含む積層構造から形成されるので、狭い占有面積(基板面に射影した面積)で大きな容量値を確保することができるので、高い開口率を確保することができる。

【0051】開口率の向上効果について、図2Bに示した開口部が形成されていない付加容量を有するTFT-LCDと比較して、定量的に説明する。図2BのTFT-LCDは第1絶縁層13に開口部を有していないこと以外は実質的に図2Aに示したTFT-LCD100と同じなので、その構成要素は図2Aと共通の参照符号を

用いて示し、詳細な説明を省略する。

【0052】TFT-LCDにおいて、 $i_{off}$ (トランジスタのoff電流) $=0.04\text{ pA}$ 、 $t_{off}$ (トランジスタのoff期間) $=16.7\text{ msec}$ (60Hz駆動)、初期電圧 $V_{app}=9\text{ V}$ として、例えば、99.5%以上の電圧保持率(1フレーム期間の電圧降下 $\Delta V$ が0.5%以下)を得るためには、 $\Delta V \sim \{(1/2) \times i_{off} \times t_{off}\} / C_s \leq V_{app} \times (0.5/100)$ の関係から、約30fF以上の付加容量値 $C_s$ が必要であると見積もることができる。もちろん、この条件は、TFT-LCDの駆動方法や、液晶容量および/またはTFTのソース・ドレイン容量等によって変わる。

【0053】絵素の大きさを $18\text{ }\mu\text{m} \times 18\text{ }\mu\text{m}$ 、付加容量誘電体層(酸化シリコン)の厚さを $80\text{ nm}$ として、30fFの付加容量値 $C_s$ を得るために必要な付加容量10の基板表面に射影した面積(図2Aおよび図2B中のハッチング部の面積)を比較する。図2Bに示した開口部構造(トレンチ構造)を有さない付加容量は、約 $70\text{ }\mu\text{m}^2$ の射影面積が必要なのに対し、実施形態1の図2Aに示した幅 $2\text{ }\mu\text{m} \times$ 長さ $17\text{ }\mu\text{m}$ の開口部14を有する構造では、約 $53\text{ }\mu\text{m}^2$ の射影面積で30fFの付加容量値を得ることができる。開口率(図2Aおよび図2B中の開口部15a(ハッチング部)の絵素全体の面積に対する割合)で比較すると、図2Bの構造の開口率が約4.2%であるのに対し、図2Aの構造の開口率は約4.6%であり、高開口率化が達成されている。

【0054】さらに、開口部14は絶縁層13を貫通する穴であり、且つ、絶縁層13の下(開口部14の底)には導電層12が形成されている。従って、絶縁層13にエッチングによって開口部14を形成する工程において、導電層12をエッチストップ層として用いることができる。その結果、上述した従来のトレンチ型付加容量において溝の深さの制御が困難なために容量値がばらつくという問題が、生じない。

【0055】また、導電層12に遮光性を有する材料を用いて、図1に示した様にTFT20の下部まで広がるように形成することによって、TFT20(特にチャネル17c)に光が入射することを防止することができる。すなわち、導電層12は、製造工程においてエッチストップ層として機能するとともに、最終製品においては遮光層として機能する。

【0056】図1に示した構造においては、第2導電層18が開口部14内で第1導電層12に接触しているが、第1導電層12と第2導電層18との間に絶縁層を設けて、第1導電層12を第2導電層18から電気的に絶縁してもよい。例えば、上述のように、第1導電層12をTFT20を遮光する膜として用いる場合には、第1導電層12の電位がTFT20の動作に影響しないように、第1導電層12を絶縁することが好ましい。第1導電層12と第2導電層18との間に絶縁層を設ける代

わりに、実施形態2において説明するように、第1導電層12を分離してもよい。なお、第2導電層18が開口部14内で第1導電層12と接触する構造を採用する方が、開口部14の深さを正確に制御できる利点がある。すなわち、開口部14内に絶縁層を形成すると、僅かではあるが、絶縁層の厚さのバラツキが開口部14の深さのバラツキとなる。

【0067】さらに、図1に示した構造を採用すると、付加容量10の付加容量電極17aとTFT20の半導体層(17b、17b'、17c)とを同一の膜から形成できる。すなわち、1枚の連続した半導体膜の一部の領域を付加容量電極17aとして利用し、他の領域をTFT20の半導体層として利用することができる。また、付加容量10の誘電体層18aとTFT20のゲート絶縁層18bとを同一の膜で形成できる。更に、付加容量対向電極19aとゲート電極19bを同一の膜から形成することができる。

【0068】以下に、TFT-LCD100を製造する方法の例を図3A～図3Gを参照ながら説明する。

【0069】図3Aに示したように、石英基板(絶縁性基板)11上に厚さ約100nmの膜ドープのポリシリコン層(第1導電層)12を減圧CVD法で堆積する。得られたポリシリコン層12を所定のパターンにエッチングする。

【0060】第1導電層12を形成する材料はポリシリコンに限られない。第1導電層12をTFT用の遮光膜として用いる場合には、W、Mo、Ti、Ta、Cr、Co、Pt、Ru、Pd、Cu等の金属や、Wポリサイド(WSi<sub>x</sub>/ポリシリコン)をはじめとするMo、Ti、Ta、Cr、Co、Pt、Pdポリサイドを用いることができる。さらに、TiW等の合金あるいはTiN等の導電性金属窒化物を用いてもよい。第1導電層12の材料は、後工程の熱処理条件に耐熱性や液晶表示装置の用途等を考慮して適宜選択される。特に、TFT-LCD100を投射型表示装置に用いる場合には、TFT20に強い光が照射されるので、第1導電層12の光透過率は5%以下であることが好ましい。少なくともTFT20のチャネル17aを遮光すれば光照射によるTFT20のリーク電流を低減することができる。リーク電流を十分に低減するために、TFT20全体を遮光するように第1導電層12を形成しても良い。第1導電層12の大きさや形状は、TFT-LCD100の用途に応じて適宜設定される。

【0061】次に、図3Bに示したように、減圧CVD法で厚さ約400nmのSiO<sub>2</sub>層13を堆積する。得られたSiO<sub>2</sub>層13をエッチングすることによって、

幅2μm×17μmの開口部14を第1ポリシリコン層12上に形成する。SiO<sub>2</sub>層13の厚さや開口部14の大きさは、容量値や開口率を考慮して適宜設定される。なお、開口部14の幅(図3D中のW)および長さ

は、第1導電層12上の大きさで規定する。開口部14の形成方法を具体的に説明する。

【0062】所定のパターンを有するレジスト層(不図示)をSiO<sub>2</sub>層13上に形成する。このレジスト層をマスクとして、エッチングガスとしてCHF<sub>3</sub>/CF<sub>4</sub>/Ar=8:1:12を用いてドライエッチング法によってSiO<sub>2</sub>層13をエッチングする。SiO<sub>2</sub>とポリシリコンとのエッチレート比(選択比)は約20:1であるので、ポリシリコンからなる第1導電層12はSiO<sub>2</sub>層13のエッチングに対して、良好なエッチストップ層となる。厚さ400nmのSiO<sub>2</sub>層に対して20%のオーバーエッチを行っても、ポリシリコン層12のオーバーエッチ量は、高々2nmである。エッチングレートのバラツキは10%程度なので、オーバーエッチ量のバラツキは0.4nm程度である。エッチング工程において生じる開口部14の深さのバラツキは、SiO<sub>2</sub>層13を堆積する工程で生じる膜厚のバラツキ(約10%、この場合約40nm)に比べ無視できる。すなわち、エッチング工程のバラツキが開口部14の深さのバラツキの要因とはならない。

【0063】HF: NH<sub>4</sub>F等をエッチング液として用いるウェットエッチ法によると、SiO<sub>2</sub>とポリシリコンと選択比は無限大と考えられる。従って、エッチング工程に発生する深さのバラツキは更に小さいが、2次元方向のエッチング精度を考慮すると、上述したドライエッチ法を用いることが好ましい。また、遮光性を有する第1導電層12を形成するための材料としては、WSi/ポリシリコン(150nm/100nm)等のシリサイド/ポリシリコンの2層構造を用いることができる。この場合の第1絶縁層としては透明性の観点SiO<sub>2</sub>層が好ましいが、SiNを用いても良い。

【0064】図3Cに示したように、基板の全面に厚さ約50nmのポリシリコンを、例えば減圧CVD法を用いて堆積し、パターニングすることによって、ポリシリコン層(第2導電層)17を形成する。ポリシリコン層17は、開口部14内で第1導電層12に接触しており、電気的に接続されている。このポリシリコン層17は、最終的にTFTの半導体層(ソース17b、ドレイン17b'、チャネル17c)および付加容量の付加容量電極17aとなる。

【0065】図3Dに示したように、TFT部が形成される部分を覆うレジスト層16をマスクとして、ポリシリコン層17に磷(P)を注入する。イオン注入条件は、例えば15keV、 $2 \times 10^{15}/\text{cm}^2$ である。開口部14の側壁に形成されたポリシリコン層17に十分な量のイオンを注入するためには、開口部14はテーパ形状を有していることが望ましい。テーパ角θ(第1導電層12の上面と開口部14の側面とがなす角)は、 $45^\circ \leq \theta \leq 84^\circ$ の範囲にあることが好ましい。開口部14の側面に形成されたポリシリコン層17に注入さ

れる炭の量は、底面に形成されたポリシリコン層17に注入される炭の量の $\cos\theta$ 倍になる。側面に形成されたポリシリコン層17を十分に低抵抗化するためには、側面への注入量が底面への注入量の約10分の1以上あることが好ましく、 $\theta$ は $84^\circ$ 以下であることが好ましい。なお、後の高温熱処理(約 $800^\circ\text{C}$ 以上)工程において、底面に形成されたポリシリコン層17中の不純物が拡散し、側面に形成されたポリシリコン層17が低抵抗化するので、 $\theta$ が $84^\circ$ を超えても使用できる場合がある。一方、テーパ角 $\theta$ が小さ過ぎると、開口部14上の広がり(図3D中の $\Delta$ )が大きくなり過ぎる、すなわち、ポリシリコン層(第2導電層)17の幅が広がり過ぎるので、開口率が低下する。開口率の観点から、広がりは $\Delta$ は $\text{SiO}_2$ (第1絶縁層)13の厚さ $h$ 以下、すなわち $\theta \geq 45^\circ$ であることが好ましい。

【0066】図3Eに示したように、第2導電層17を覆うように、例えばCVD法を用いて、厚さ約 $80\text{nm}$ の $\text{SiO}_2$ 膜(第2絶縁層)18を形成する、あるいは、

予め厚く形成した第2導電層17を酸化することによって、第2絶縁層18を形成しても良い。第2導電層17をポリシリコンで形成し、熱酸化して酸化シリコンからなる第2絶縁層18を形成しても良いし、第2導電層17を $\text{Ta}$ で形成し、繰返酸化することによって $\text{Ta}_2\text{O}_5$ からなる第2絶縁層18を形成しても良い。また、第2絶縁層18に $\text{SiN}/\text{SiO}_2$ 等からなる積層膜、

または $\text{Ta}_2\text{O}_5$ 等の高誘電率膜を使用してもよい。第2絶縁層18は、付加容量誘電体層18aおよびゲート絶縁層18bとして機能する。

【0067】次に、厚さ約 $300\text{nm}$ の炭をドーブしたポリシリコン層(第3導電層)19を形成し、パターンニングすることによって、付加容量対向電極19aおよびゲート電極19bが得られる。

【0068】図3Fに示したように、ポリシリコン層(第3導電層)19をマスクとして、第2導電層(ポリシリコン層)17にイオン注入することによって、ソース17bおよびドレイン17b'を形成する。このイオン注入は、例えば、炭を $100\text{keV}$ 、 $2 \times 10^{15}/\text{cm}^2$ の条件で注入することによって実施できる。あるいは、上述の従来例のように、LDD構造を形成してもよい。

【0069】図3Gに示したように、CVD法を用いて厚さ約 $600\text{nm}$ の $\text{SiO}_2$ 層(層間絶縁層)を堆積した後、不純物活性化のために、約 $850^\circ\text{C}$ で1時間の熱処理を施す。その後、第2導電層17のソース17bおよびドレイン17b'に至るコンタクトホール23aおよび23bをそれぞれ形成する。次に、例えば、厚さ $400\text{nm}$ の $\text{AlSi}$ 層24を堆積し、パターンニングすることによって、ソース電極24aおよびドレイン電極24bを形成する。この工程で、ソース配線(不図示)をソース電極24aと一体に形成しても良い。

【0070】プラズマCVD法を用いて、基板の全面を実質的に覆うように、 $\text{SiN}$ からなるパッシベーション膜26を形成する。得られたパッシベーション膜26にドレイン電極24bに至るコンタクトホール27を形成した後、ITOを堆積しパターンニングすることによって絵素電極15を形成する。

【0071】上記の製造方法における個別の工程(膜の堆積工程、イオン注入工程やエッチング工程等)は、公知の方法で実施できる。

【0072】上述したように、本実施形態の製造方法によると、第1絶縁層13の下部に形成した第1導電層12(当然に第1絶縁層とは異なる材料から形成されるので)を、第1絶縁層に開口部14を形成するためのエッチング工程におけるエッチストップ層として用いるので、エッチングの深さの制御性が上述した従来例に比べて極めて高い。従って、付加容量を形成する開口部14の深さは、実質的に第1絶縁層13の厚さで決まる。従来の基板をエッチングする際のバラツキが?に対して、絶縁層を堆積する工程における厚さのバラツキは、約10%程度と非常に低い。従って、本実施例の製造方法を用いてTFT-LCDを製造することによって、付加容量の容量値のバラツキの小さい、表示品位の優れたLCDを得ることができる。

【0073】さらに、付加容量10の付加容量電極17aとTFT20の半導体層(17b、17b'、17c)とを同一の層で形成できる。また、付加容量10の誘電体層18aとTFT20のゲート絶縁層18bとを同一の層で形成できる。更に、付加容量対向電極19aとゲート電極19bを同一の層から形成することができる。従って、製造プロセスを簡略化することができる。で、液晶表示装置の製造コストを低減することができる。

【0074】(実施形態2)図4A、図4Bおよび図5を参照しながら本実施形態の液晶表示装置200の構造および製造方法を説明する。本実施形態の液晶表示装置200は、実施形態1のTFT-LCD100と付加容量の構造が異なる。以下の説明において、実施形態1のTFT-LCD100と実質的に同様の機能を有する構成要素を同じ参照符号で示し、ここでは説明を省略する。

【0075】図4Aは、TFT-LCD200の付加容量10aおよびTFT20を含む部分の模式的な断面図であり、図5の破線X1-X2-X3-X4、X4'に沿った模式的な断面図に相当する。図4Bは、第1導電層と第3導電層との接続部の断面図であり、図5の4B-4B'線に沿った断面図に相当する。図5はTFT-LCD200の1絵素の対応する部分の上面図である。

【0076】TFT-LCD200は、TFT-LCD100における第1導電層12と第2導電層17との間に、さらなる絶縁層52を有している。また、TFT-

LCD200においては、第1導電層12を2つの層（領域）12aおよび12bに分離している。第1導電層12aは付加容量10a付加容量電極として機能し、第1導電層12bはTFT20の遮光層として機能する。これらは、実施形態1と同様にして単一の第1導電層12を形成した後、パターニングすることによって互いに分離した層（導電層12aおよび遮光層12b）として形成される。

【0077】少なくともTFTのチャネル領域覆う遮光層12bと付加容量対向電極として機能する導電層12aとを分離することによって、付加容量対向電極の電位がTFTのチャネル領域に影響することを防止できるので、TFTの動作特性を安定にすることができる。しかしながら、第1導電層12に強力な光が入射しない場合には、実施形態1のTFT-LCD100と同様に一体に形成してもよい。

【0078】絶縁層52は、開口部14内に露出された第1導電層12aを覆い、第1導電層12aと第2導電層17とを互いに絶縁する。第1導電層12aは第3導電層と電気的に接続されており（図4B参照）、第1導電層12aには対向電圧（共通電圧）が印加される。従って、絶縁層52は付加容量10aの誘電体層として機能する。

【0079】絶縁層52は、実施形態1のTFT-LCD100の製造方法における図3Bに示した工程と図3Cに示した工程の間に、たとえば、減圧CVD法で基板のほぼ全面に約80nmのSiO<sub>2</sub>を堆積することによって形成することができる。あるいは、開口部14に露出した第1ポリシリコン層17の表面を酸化することによっても形成することができる。また、絶縁層52にSiN/SiO<sub>2</sub>等からなる積層膜、またはTa<sub>2</sub>O<sub>5</sub>等の高誘電率膜を使用してもよい。絶縁層52は、付加容量10aの誘電体層として機能すればよいので、第1導電層12aと第2導電層17aとの間、すなわち開口部14内に露出された第1導電層12a上のみ形成しても良い。

【0080】第1導電層12aと第3導電層19aは、図5に示したように、表示領域外で互いに接続されることが開口率の観点から好ましい。第1導電層12aと第3導電層19aとの電気的な接続は、例えば、図4Bに示した構成で実現される。絶縁層22に、第3導電層19aを露出するコンタクトホール54および第1導電層12aを露出するコンタクトホール56を形成する。それぞれのコンタクトホール54および56において、第1および第3導電層12aおよび19aのそれぞれと接触する電極層24aを形成することによって、第1導電層12aと第3導電層19aとが電気的に互いに接続される。コンタクトホール54および56の形成は、例えば 実施形態1について図3Gを参照しながら説明した、コンタクトホール23aおよび23bを形成

する工程において実施することができる。また、電極層24aは、同じく図3Gを参照しながら説明したソース電極24aおよびドレイン電極24bを形成する工程において実施することができる。なお、電極層24aはソース電極24aおよびドレイン電極24bから分離されており、電極層24aには対向電圧が印加される。

【0081】TFT-LCD200の付加容量10aは、第1導電層（第1付加容量対向電極）12a/絶縁層（第1付加容量誘電体層）52/第2導電層（付加容量電極）17a/第2絶縁層（第2付加容量誘電体層）18a/第3導電層（第2付加容量対向電極）19aを含む積層構造から形成されている。すなわち、付加容量10aは、第1導電層（第1付加容量対向電極）12a/絶縁層（第1付加容量誘電体層）52/第2導電層（付加容量電極）17aから形成される容量と、第2導電層（付加容量電極）17a/第2絶縁層（第2付加容量誘電体層）18a/第3導電層（第2付加容量対向電極）19aから形成される容量とが並列に接続された容量である。従って、実施形態1のTFT-LCD100が有する付加容量10の構造に比較して、より狭い占有面積に、同じ容量値の付加容量を形成することができる。

【0082】絵素の大きさを18μm×18μm、第1および第2付加容量誘電体層（酸化シリコン）の厚さをそれぞれ80nmとして、30fFの付加容量値C<sub>a</sub>を得るために必要な付加容量10の基板表面に射影した面積（図5および図2B中のハッチング部の面積）を比較する。図2Bに示した開口部構造（トレンチ構造）を有さない付加容量は、約70μm<sup>2</sup>の射影面積が必要なのに対し、実施形態2の図6に示した幅1μm×長さ17μmの開口部14を有し、且つ2つの容量を並列に接続した構造では、約36μm<sup>2</sup>の射影面積で30fFの付加容量値を得ることができる。開口率（図5および図2B中の開口部15a（ハッチング部）の絵素全体の面積に対する割合）で比較すると、図2Bの構造の開口率が約42%であるのに対し、図5の構造の開口率は約51%である。この様に、実施形態2によると、実施形態1の効果に加えて更なる高開口率化が達成される。

【0083】上記の実施形態1および2で説明したように、本発明によると液晶表示装置の開口率を向上するとともに、付加容量の容量値のバラツキを低減することができる。特に、ポリシリコンを半導体層に用いた小型・高密度・高精細のTFT液晶表示装置において本発明の効果は顕著である。特に、第1導電層を遮光層として用いる構成は、強力な光が照射される投写型液晶表示装置に好適に用いられる。

【0084】

【発明の効果】本発明によると、小さな占有面積でも大きな容量値を確保でき、しかも、容量値のバラツキが著しく低減された付加容量を実現できる。これによって、高開口率（明るい）、高画質の液晶表示装置を提供でき










【図 7】



【手続補正書】

【提出日】平成12年6月23日（2000. 6. 23）

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】液晶表示装置およびその製造方法

【特許請求の範囲】

【請求項1】 絶縁性基板と、前記絶縁性基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された線素電極および付加容量とを有する液晶表示装置であって、  
前記絶縁性基板上に形成された第1導電層と、  
前記第1導電層上に形成され、前記第1導電層の一部を露出する開口部を有する第1絶縁層と、  
少なくとも前記開口部内に位置する前記第1導電層上に形成された第2導電層と、  
前記第2導電層を覆う第2絶縁層と、

少なくとも前記開口部内に位置する前記第2絶縁層を覆う、第3導電層とを有し、  
前記第2導電層と、前記第2絶縁層と、前記第3導電層とを含む積層構造から前記付加容量が形成されている液晶表示装置。

【請求項2】 前記第2導電層は前記開口部内において前記第1導電層と接触するように形成されている請求項1に記載の液晶表示装置。

【請求項3】 前記第1導電層と前記第2導電層との間に形成された第3絶縁層を更に有し、前記第1導電層と前記第2導電層とが互いに電気的に絶縁されている請求項1に記載の液晶表示装置。

【請求項4】 前記第1導電層と前記第3導電層とは互いに電気的に接続されており、前記第1導電層と、前記第3絶縁層と、前記第2導電層とを含む積層構造および前記第2導電層と、前記第2絶縁層と、前記第3導電層とを含む積層構造から前記付加容量が形成されている請求項3に記載の液晶表示装置。

【請求項5】 前記第1導電層と前記第3導電層とは、表示領域外に位置する前記第1絶縁層に形成されたコン

29-17

29-17

タクトホールにおいて互いに接続されている請求項４に記載の液晶表示装置。

【請求項６】 少なくとも前記薄膜トランジスタのチャネルと重なるように形成されている遮光層を有し、前記遮光層は、前記第１導電層と同一の膜から形成されており、且つ、前記遮光層と前記第１導電層とは互いに電氣的に絶縁されている請求項１から５のいずれかに記載の液晶表示装置。

【請求項７】 前記薄膜トランジスタのゲート絶縁層は、前記第２絶縁層と同一の膜から形成されている請求項１から６のいずれかに記載の液晶表示装置。

【請求項８】 前記薄膜トランジスタのチャネル、ソースおよびドレインは、前記第２導電層と同一の膜に形成されている請求項１から７のいずれかに記載の液晶表示装置。

【請求項９】 前記薄膜トランジスタのゲート電極は、前記第３導電層と同一の膜から形成されている請求項１から８のいずれかに記載の液晶表示装置。

【請求項１０】 絶縁性基板と、前記絶縁性基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに電氣的に接続された給電電極および付加容量とを有する液晶表示装置の製造方法であって、

前記絶縁性基板上に第１導電層を形成する工程と、

前記第１導電層上に第１絶縁層を形成する工程と、

前記第１導電層をエッチストップ層として用いて前記第１絶縁層をエッチングすることによって、前記第１導電層の一部を露出する開口部を前記第１絶縁層に形成する工程と、

少なくとも前記開口部内の前記第１導電層上に第２導電層を形成する工程と、

前記第２導電層を覆う第２絶縁層を形成する工程と、

少なくとも前記開口部内に位置する前記第２絶縁層を覆う、第３導電層を形成する工程とを包含し、

前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量を形成する液晶表示装置の製造方法。

【請求項１１】 前記第１導電層と前記第２導電層との間に、前記第１導電層と前記第２導電層とを互いに電氣的に絶縁する第３絶縁層を形成する工程と、

前記第１導電層と前記第３導電層とを互いに電氣的に接続する工程とをさらに包含し、

前記第１導電層と、前記第３絶縁層と、前記第２導電層とを含む積層構造および前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量を形成する請求項１０に記載の液晶表示装置の製造方法。

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】 本発明は、液晶表示装置およびその製造方法に関し、特に、薄膜トランジスタを有す

るアクティブマトリクス型液晶表示装置およびその製造方法に関する。

【０００２】

【従来の技術】近年、アクティブマトリクス型液晶表示装置は、パーソナルコンピュータの表示装置、薄型テレビ、ビデオ撮像装置やデジタルカメラの表示装置等として広く利用されている。アクティブマトリクス型液晶表示装置のうち、能動素子として薄膜トランジスタを有するもの（以下、「ＴＦＴ型液晶表示装置」という。）の１つの絵素の等価回路を図６に示す。絵素（絵素領域）がマトリクス状に配置された領域が表示領域を構成している。

【０００３】ＴＦＴ型液晶表示装置は、絵素ごとに、薄膜トランジスタ（以下、「ＴＦＴ」という。）と、ＴＦＴのドレインに接続された液晶容量 $C_{LC}$ および付加容量 $C_s$ とを有している。液晶容量 $C_{LC}$ と付加容量 $C_s$ とを合わせて絵素容量 $C_{pix}$ と呼ぶ。ＴＦＴのゲート $G$ にはゲート配線（走査配線）が接続され、ソース $S$ にはソース配線（信号配線）が接続されている。ゲート $G$ に走査信号が印加されている期間（１走査期間）に、ソース配線からＴＦＴのソース $S$ に印加されている信号電圧が、液晶容量 $C_{LC}$ のドレイン側電極および付加容量 $C_s$ のドレイン側電極（それぞれ、「絵素電極」および「付加容量電極」と呼ぶ。）に印加される。一方、液晶容量 $C_{LC}$ の他方の電極および付加容量 $C_s$ の他方の電極（それぞれ、「対向電極」および「付加容量対向電極」と呼ぶ。）には、対向電極または付加容量対向電極線（共通配線） $COM$ を介して所定の対向電圧（共通電圧）が印加される。ＴＦＴ基板に形成される付加容量対向電極線 $COM$ は対向基板に形成されている対向電極に電気的に接続されている。液晶容量 $C_{LC}$ に印加される正味の電圧は、信号電圧と対向電圧との差である。この電圧の大きさに応じて液晶の配向状態が変化することによって、信号電圧に対応する表示状態が得られる。

【０００４】ゲート $G$ に走査信号が印加されていない期間（すなわち、他のゲート配線に接続されているＴＦＴが選択されている期間）には、液晶容量 $C_{LC}$ および付加容量 $C_s$ はＴＦＴによってソース配線とは電気的に絶縁されている。注目しているＴＦＴが次に選択される迄、液晶容量 $C_{LC}$ および付加容量 $C_s$ は先に印加された電圧を保持することによって所定の表示状態を維持する。この間に、ＴＦＴおよび絵素容量 $C_{pix}$ の電圧保持特性が低いと、表示品位の低下を招く。

【０００５】所望の電圧保持特性を得るために、比較的大きな容量値を有する付加容量 $C_s$ が必要とされる場合がある。付加容量 $C_s$ の容量を大きくするために、付加容量電極および付加容量対向電極の面積を大きくすると、これらの電極は一般に不透明な材料を用いて形成されるので、透過型液晶表示装置の開口率の低下を招く。

【０００６】特開平５－６１０７１号公報は、絵素部に

容量の大きな付加容量を有するTFT型液晶表示装置を開示している。上記公報に開示されている液晶表示装置のTFTおよび付加容量を形成する工程を示す断面図を図7に示す。

【0007】上記公報によると、開口率の低下を抑制するために、TFTが形成される絶縁基板121の表面に溝部（トレンチ）122を形成し、この溝部122に付加容量（容量成分）を形成している。さらに、TFTの半導体層と同一工程で一体に形成された第1電極123と、TFTのゲート電極と同一材料で形成された第2電極126aと、TFTのゲート絶縁層と同一の材料で形成された絶縁膜124aおよび125aとから付加容量を形成することによって、構造および製造工程を簡略化している。

【0008】図7（a）～図7（c）に示したTFTおよび付加容量部分を含むTFT基板は、以下の工程で作製される。

【0009】（1）石英基板121の表面に、 $\text{HF}:\text{NH}_4\text{F}=1:6$ をエッチャントとするウェットエッチングにより溝122を形成する。

【0010】（2）減圧CVD法で膜厚80nmの第1ポリシリコン層123を形成する。得られた第1ポリシリコン層123に、 $30\text{keV}$ 、 $1\times 10^{15}/\text{cm}^2$ 及び $50\text{keV}$ 、 $1\times 10^{15}/\text{cm}^2$ の条件で、合計2回のシリコン注入を行う。その後、 $620^\circ\text{C}$ で固相アニールを行った後、第1ポリシリコン層123の一部をエッチングで除去する。

【0011】（3）第1ポリシリコン層123を $1000^\circ\text{C}$ で熱酸化により、表面に厚さ60nmの $\text{SiO}_2$ 膜124を形成する。酸化されずに残った第1ポリシリコン層123が最終的に付加容量の第1電極およびTFTの半導体層（ソース、チャンネル、ドレイン）となる。

【0012】（4） $\text{SiO}_2$ 膜124のTFTを形成する領域をレジスト層で保護した状態で、 $30\text{keV}$ 、 $5\times 10^{15}/\text{cm}^2$ の条件で、付加容量の第1電極となる第1ポリシリコン層123に砒素イオン（ $\text{As}^+$ ）を注入する。

【0013】（5）レジスト層を除去した後、 $\text{SiO}_2$ 膜124を覆う厚さ30nmの $\text{SiN}$ 膜125を減圧CVD法により形成する。

【0014】（6）全面に減圧CVD法により、厚さ350nmの第2ポリシリコン層126を形成し、PSGによる低抵抗化を図る。

【0015】（7） $\text{CF}_4/\text{O}_2=95/5$ のガスを用いて、第2ポリシリコン層126及び $\text{SiN}$ 膜125をパターニングすることによって、TFTのゲート電極126b、付加容量の第2電極126a、 $\text{SiN}$ ゲート絶縁層125bおよび付加容量用 $\text{SiN}$ 125aが形成される。次に、TFTの第1ポリシリコン層123に $\text{SiO}_2$ 膜124を介して砒素を $160\text{keV}$ 、 $1\times 10^{13}$

$/\text{cm}^2$ の条件でイオン注入し、LDD（lightly doped drain）を形成する。

【0016】（8）第2ポリシリコンから形成されたゲート電極126b覆うレジストを形成し、砒素イオンを $140\text{keV}$ 、 $2\times 10^{15}/\text{cm}^2$ の条件でイオン注入し、nチャネルを形成する。次に、レジスト層を除去した後、新たに全面にレジスト層を形成し、ホウ素イオン（ $\text{B}^+$ ）を $30\text{keV}$ 、 $2\times 10^{15}/\text{cm}^2$ の条件でイオン注入を行い、pチャネルを形成する。

【0017】（9）レジストを除去した後、減圧CVD法により、燐酸ガラス（PSG）からなる層間絶縁膜131を形成する。

【0018】（10） $\text{HF}:\text{NH}_4\text{F}$ を用いたウェットエッチングによって、層間絶縁膜131および $\text{SiO}_2$ 膜124に第1コンタクトホール132を形成する。

【0019】（11）次に、膜厚140nmのITO（インジウム錫酸化物）層129を $400^\circ\text{C}$ でスパッタ法を用いて形成する。得られたITO膜129を $\text{HCl}:\text{H}_2\text{O}:\text{HNO}_3=300:300:50$ からなるエッチャントを用いてウェットエッチすることによってITO膜129をパターニングする。その後、レジスト層をマスクとして、 $\text{HF}/\text{NH}_4\text{F}$ を用いたウェットエッチングによってITO膜129に第2コンタクトホール134を形成する。

【0020】（12）スパッタ法を用いて全面に厚さ600nmの $\text{AlSi}$ 層を堆積し、 $\text{H}_3\text{PO}_4:\text{H}_2\text{O}=2:10$ を用いたウェットエッチによって $\text{AlSi}$ 層をパターニングし電極130を形成する。続いて、厚さ400nmの $\text{SiN}$ からなるパッシベーション膜133を常圧CVD法で形成する。パッシベーション膜133は、 $\text{CF}_4:\text{O}_2=95:5$ ガスを用いたプラズマエッチングによってパターニングされる。

【0021】

【発明が解決しようとする課題】上記公報に開示されている液晶表示装置の付加容量の容量値は、溝の開口径、溝の深さ、誘電体層を形成する材料の種類（誘電率）、誘電体層の厚さで決まる。上記従来技術の付加容量を設計通りの容量値を有するように形成するために最も重要な要因は、溝の深さの制御である。この溝は単一の材料からなる基板の表面をエッチングすることによって形成されるので、溝の深さの制御はエッチング時間を制御することによってなされる。しかしながら、エッチング時間を正確に制御しても、エッチレートにバラツキがあると、溝の深さにバラツキが生じる。付加容量の容量値のバラツキは、液晶表示装置の表示品位を低下させる。

【0022】容量値が小さいと付加容量が蓄積できる電荷量が減少するので、TFTを流れるリーク電流の影響を強く受け、所定の電圧を保持できなくなる。逆に、付加容量の容量値が大きいと、十分に充電することができなくなり、付加容量および液晶容量の両端に所定の電圧

が印加されなくなる。

【００２３】本発明は、上記課題を解決するためになされたものであり、その主な目的は、付加容量の容量値のバラツキが小さく、表示品位の優れた液晶表示装置およびその製造方法を提供することにある。

【００２４】

【課題を解決するための手段】本発明の液晶表示装置は、絶縁性基板と、前記絶縁性基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された絵素電極および付加容量とを有する液晶表示装置であって、前記絶縁性基板上に形成された第１導電層と、前記第１導電層上に形成され、前記第１導電層の一部を露出する開口部を有する第１絶縁層と、少なくとも前記開口部内に位置する前記第１導電層上に形成された第２導電層と、前記第２導電層を覆う第２絶縁層と、少なくとも前記開口部内に位置する前記第２絶縁層を覆う、第３導電層とを有し、前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量が形成されており、そのことによって上記目的が達成される。

【００２５】前記第２導電層は前記開口部内において前記第１導電層と接触するように形成されてもよい。

【００２６】前記第１導電層と前記第２導電層との間に形成された第３絶縁層を更に有し、前記第１導電層と前記第２導電層とが互いに電気的に絶縁されてもよい。

【００２７】前記第１導電層と前記第３導電層とは互いに電気的に接続されており、前記第１導電層と、前記第３絶縁層と、前記第２導電層とを含む積層構造および前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量が形成される構成としてもよい。

【００２８】前記第１導電層と前記第３導電層とは、表示領域外に位置する前記第１絶縁層に形成されたコンタクトホールにおいて互いに接続されていることが好ましい。

【００２９】少なくとも前記薄膜トランジスタのチャネルと重なるように形成されている遮光層を有し、前記遮光層は、前記第１導電層と同一の膜から形成されており、且つ、前記遮光層と前記第１導電層とは互いに電気的に絶縁されている構成してもよい。

【００３０】前記薄膜トランジスタのゲート絶縁層は、前記第２絶縁層と同一の膜から形成されていることが好ましい。

【００３１】前記薄膜トランジスタのチャネル、ソースおよびドレインは、前記第２導電層と同一の膜に形成されていることが好ましい。

【００３２】前記薄膜トランジスタのゲート電極は、前記第３導電層と同一の膜から形成されていることが好ましい。

【００３３】本発明の液晶表示装置の製造方法は、絶縁

性基板と、前記絶縁性基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された絵素電極および付加容量とを有する液晶表示装置の製造方法であって、前記絶縁性基板上に第１導電層を形成する工程と、前記第１導電層上に第１絶縁層を形成する工程と、前記第１導電層をエッチストップ層として用いて前記第１絶縁層をエッチングすることによって、前記第１導電層の一部を露出する開口部を前記第１絶縁層に形成する工程と、少なくとも前記開口部内の前記第１導電層上に第２導電層を形成する工程と、前記第２導電層を覆う第２絶縁層を形成する工程と、少なくとも前記開口部内に位置する前記第２絶縁層を覆う、第３導電層を形成する工程とを包含し、前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量を形成し、そのことによって上記目的が達成される。

【００３４】前記第１導電層と前記第２導電層との間に、前記第１導電層と前記第２導電層とを互いに電気的に絶縁する第３絶縁層を形成する工程と、前記第１導電層と前記第３導電層とを互いに電気的に接続する工程とをさらに包含し、前記第１導電層と、前記第３絶縁層と、前記第２導電層とを含む積層構造および前記第２導電層と、前記第２絶縁層と、前記第３導電層とを含む積層構造から前記付加容量を形成してもよい。

【００３５】以下に、本発明の作用を説明する。

【００３６】本発明の液晶表示装置の付加容量は、少なくとも開口部（溝またはトレンチ）に形成された、第２導電層（付加容量電極）／第２絶縁層（付加容量誘電体層）／第３導電層（付加容量対向電極）とを含む積層構造から形成されている。付加容量は開口部に形成されているので、狭い占有面積で大きな容量値を確保することができる。さらに、この開口部は、第１導電層上に形成された第１絶縁層上に形成されている。第１導電層と第１絶縁層は異なる材料から形成されているので、第１絶縁層にエッチングによって開口部を形成する工程において、下地の第１導電層をエッチストップ層として機能させることができる。従って、付加容量が形成される開口部の深さは、正確に制御されるので、容量値のバラツキが著しく低減された付加容量を実現することができる。

【００３７】第２導電層は開口部内の第１導電層に接触するように形成しても良いし、開口部内の第１導電層上にさらなる絶縁層を設けて第１導電層と第２導電層とを互いに絶縁してもよい。開口部内の第１導電層と第２導電層とをさらなる絶縁層で互いに絶縁した構成において、第１導電層と第３導電層とを電気的に接続することによって、第２導電層（付加容量電極）／第２絶縁層（付加容量誘電体層）／第３導電層（付加容量対向電極）から形成される容量に加えて、第１導電層（付加容量対向電極）／さらなる絶縁層（付加容量誘電体層）／第２導電層（付加容量電極）から形成される容量が並列に接続されている。従って、単位占有面積当たりの容量

値を増加させることができる。すなわち、液晶表示装置の開口率を一層高めることが可能となる。第1導電層と第3導電層との電気的な接続を、絵素電極と重ならない位置で実現することによって、開口率の低下を防止することができる。

【0038】第1導電層を遮光性を有する材料を用いて形成することによって、第1導電層を、TFTのチャネルに入射する光を防ぐ遮光層として用いることができる。特に、TFTのチャネルやLDDトランジスタのLDD領域を少なくとも覆う遮光層を形成することによってTFTの光リークを抑制することができる。液晶表示装置の用途に応じて、裏面からの光学系等からの反射光を遮光する構成としてもよいし、上方からの直接入射光を遮光する構成としてもよい。

【0039】第1導電層を付加容量対向電極として利用する構成においては、付加容量対向電極として機能する部分と遮光層として機能する部分を電気的に分離して形成することが好ましい。少なくともTFTのチャネル領域を覆う部分と付加容量対向電極とを分離することによって、付加容量対向電極の電位がTFTのチャネル領域に影響することを防止できるので、TFTの動作特性を安定にすることができる。

【0040】また、付加容量電極として機能する層とTFTの半導体層（チャネル、ソース、ドレイン）とが形成される層）とを同一の膜を用いて形成する構成にすることによって、液晶表示装置の製造方法を簡略化することができる。例えば、ポリシリコン膜に不純物濃度の異なる領域を形成することによって、付加容量電極、TFTのチャネル、ソースおよびドレインを形成することができる。

【0041】さらに、付加容量誘電体層として機能する層とTFTのゲート絶縁層とを同一の膜から形成することによって、液晶表示装置の製造方法を簡略化することができる。また、付加容量対向電極として機能する層とゲート電極とを同一の膜から形成することによって、液晶表示装置の製造方法を簡略化することもできる。

【0042】

【発明の実施の形態】（実施形態1）本実施形態のTFT液晶表示装置（以下、TFT-LCDという。）100を図1および図2Aに模式的に示す。図1はTFT-LCD100の1絵素に対応する部分の模式的な断面図であり、図2Aはその上面図である。図1は図2A中の破線X1-X2-X4-X4'線に沿った断面図に相当する。本発明によるTFT-LCDの等価回路は図6に示した等価回路と同じであり、上記の説明において用いた構成要素の名称を本発明の説明においても用いる。

【0043】TFT-LCD100は、TFT基板100aと、対向基板100bと、TFT基板100aと対向基板100bとの間に挟持された液晶層40とを有している。一般的なTNモードの液晶表示装置の場合、T

F基板100aおよび対向基板100bの液晶層40側の表面に配向膜（不図示）が設けられ、TFT基板100aおよび対向基板100bのそれぞれの外側に偏光板（不図示）が設けられる。表示モードによっては、配向膜や偏光板を省略することができる。

【0044】TFT基板100aは、絶縁性基板11と、絶縁性基板11上に形成されたTFT20と、TFT20に電気的に接続された絵素電極15および付加容量10とを有している。

【0045】付加容量10は、絶縁性基板11上に形成された第1導電層12と、第1導電層12の一部を露出する開口部（溝またはトレンチとも呼ばれる）14を有する第1絶縁層13と、開口部14内において第1導電層12に接触する第2導電層17aと、第2導電層17aを覆う第2絶縁層18と、少なくとも開口部14内に位置する第2絶縁層18を覆う第3導電層19aとをこの順で有する積層構造から形成されている。すなわち、付加容量10は、第2導電層17aからなる付加容量電極と、第3導電層19aからなる付加容量対向電極（付加容量対向電極線）と、これらの電極間に位置する第2絶縁層18からなる付加容量誘電体層とを有する。付加容量10は、図2A中にハッチングで示した第2導電層17と第3導電層19aとが重なる領域に形成される。

【0046】TFT20は、ソース17b、ドレイン17b'およびチャネル17cを有する半導体層17と、半導体層上に形成された第2絶縁層（ゲート絶縁層）18と、チャネル17cの真上に位置する第2絶縁層18上に形成されたゲート電極19bとを有している。ゲート電極19bはゲート配線の一部として形成されている。

【0047】TFT20および付加容量10は絶縁層22に覆われている。絶縁層22にはコンタクトホール23aおよび23bが形成されており、それぞれ、ソース17bおよびドレイン17b'の少なくとも一部を露出している。ソース17bおよびドレイン17b'は、コンタクトホール23aおよび23b内でそれぞれソース電極24aおよびドレイン電極24bに接続されている。これら全てを覆うパッシベーション層26には、ドレイン電極24bの一部を露出するコンタクトホール27が形成されている。パッシベーション層26上に形成されている絵素電極15は、コンタクトホール27内でドレイン電極24bと電気的に接続されている。

【0048】対向基板100bは、絶縁基板31と、絶縁基板31上に形成された対向電極（共通電極）35とを有している。必要に応じて、配向層やカラーフィルタ層（いずれも不図示）を設けても良い。

【0049】図6の等価回路中の液晶容量C<sub>LC</sub>は、絵素電極15と、対向電極35と、これらの電極間に挟持された液晶層40とによって形成される。絵素電極15および付加容量電極（第2導電層）17aにはTFT2

0のドレイン17b'を介して信号電圧が印加され、対向電極35および付加容量対向電極19aには、共通配線（図2A中の19a）を介して共通電圧が印加される。なお、共通配線は接地されても良い。

【0050】TFT-LCD100の付加容量10は、絵素毎にTFT20の近傍に形成される。付加容量10は、絶縁層13に形成された開口部14に積層された第2導電層（付加容量電極）17a/第2絶縁層（付加容量誘電体層）18a/第3導電層（付加容量対向電極）19aを含む積層構造から形成されているので、狭い占有面積（基板面に射影した面積）で大きな容量値を確保することができるので、高い開口率を確保することができる。

【0051】開口率の向上効果について、図2Bに示した開口部が形成されていない付加容量を有するTFT-LCDと比較して、定量的に説明する。図2BのTFT-LCDは第1絶縁層13に開口部を有していないこと以外は実質的に図2Aに示したTFT-LCD100と同じなので、その構成要素は図2Aと共通の参照符号を用いて示し、詳細な説明を省略する。

【0052】TFT-LCDにおいて、 $i_{off}$ （トランジスタのoff電流）=0.04pA、 $t_{off}$ （トランジスタのoff期間）=16.7msec（60Hz駆動）、初期電圧 $V_{app}$ =9Vとして、例えば、99.5%以上の電圧保持率（1フレーム期間の電圧降下 $\Delta V$ が0.5%以下）を得るためには、 $\Delta V \sim \{ (1/2) \times i_{off} \times t_{off} \} / C_g \leq V_{app} \times (0.5/100)$ の関係から、約30fF以上の付加容量値 $C_g$ が必要であると見積もることができる。もちろん、この条件は、TFT-LCDの駆動方法や、液晶容量および/またはTFTのソース・ドレイン容量等によって変わる。

【0053】絵素の大きさを $18\mu m \times 18\mu m$ 、付加容量誘電体層（酸化シリコン）の厚さを80nmとして、30fFの付加容量値 $C_g$ を得るために必要な付加容量10の基板表面に射影した面積（図2Aおよび図2B中のハッチング部の面積）を比較する。図2Bに示した開口部構造（トレンチ構造）を有さない付加容量は、約 $70\mu m^2$ の射影面積が必要なのに対し、実施形態1の図2Aに示した幅 $2\mu m \times$ 長さ $17\mu m$ の開口部14を有する構造では、約 $53\mu m^2$ の射影面積で30fFの付加容量値を得ることができる。開口率（図2Aおよび図2B中の開口部14a（ハッチング部）の絵素全体の面積に対する割合）と比較すると、図2Bの構造の開口率が約42%であるのに対し、図2Aの構造の開口率は約46%であり、高開口率化が達成されている。

【0054】さらに、開口部14は絶縁層13を貫通する穴であり、且つ、絶縁層13の下（開口部14の底）には導電層12が形成されている。従って、絶縁層13にエッチングによって開口部14を形成する工程において、導電層12をエッチストップ層として用いることが

できる。その結果、上述した従来のトレンチ型付加容量において溝の深さの制御が困難なために容量値がばらつくという問題が、生じない。

【0055】また、導電層12に遮光性を有する材料を用いて、図1に示した様にTFT20の下部まで広がるように形成することによって、TFT20（特にチャネル17c）に光が入射することを防止することができる。すなわち、導電層12は、製造工程においてエッチストップ層として機能するとともに、最終製品においては遮光層として機能する。

【0056】図1に示した構造においては、第2導電層18が開口部14内で第1導電層12に接触しているが、第1導電層12と第2導電層18との間に絶縁層を設けて、第1導電層12を第2導電層18から電氣的に絶縁してもよい。例えば、上述のように、第1導電層12をTFT20を遮光する膜として用いる場合には、第1導電層12の電位がTFT20の動作に影響しないように、第1導電層12を絶縁することが好ましい。第1導電層12と第2導電層18との間に絶縁層を設ける代わりに、実施形態2において説明するように、第1導電層12を分離してもよい。なお、第2導電層18が開口部14内で第1導電層12と接触する構造を採用する方が、開口部14の深さを正確に制御できる利点がある。すなわち、開口部14内に絶縁層を形成すると、僅かではあるが、絶縁層の厚さのバラツキが開口部14の深さのバラツキとなる。

【0057】さらに、図1に示した構造を採用すると、付加容量10の付加容量電極17aとTFT20の半導体層（17b、17b'、17c）とを同一の膜から形成できる。すなわち、1枚の連続した半導体膜の一部の領域を付加容量電極17aとして利用し、他の領域をTFT20の半導体層として利用することができる。また、付加容量10の誘電体層18aとTFT20のゲート絶縁層18bとを同一の膜で形成できる。更に、付加容量対向電極19aとゲート電極19bを同一の膜から形成することができる。

【0058】以下に、TFT-LCD100を製造する方法の例を図3A～図3Gを参照しながら説明する。

【0059】図3Aに示したように、石英基板（絶縁性基板）11上に厚さ約100nmの崩ドープのポリシリコン層（第1導電層）12を減圧CVD法で堆積する。得られたポリシリコン層12を所定のパターンにエッチングする。

【0060】第1導電層12を形成する材料はポリシリコンに限られない。第1導電層12をTFT用の遮光膜として用いる場合には、W、Mo、Ti、Ta、Cr、Co、Pt、Ru、Pd、Cu等の金属や、Wポリサイド（WSix/ポリシリコン）をはじめとするMo、Ti、Ta、Cr、Co、Pt、Pdポリサイドを用いることができる。さらに、TiW等の合金あるいはTiN



29-24

29-24

29-25

29-25

等の導電性金属窒化物を用いてもよい。第1導電層12の材料は、後工程の熱処理条件に耐熱性や液晶表示装置の用途等を考慮して適宜選択される。特に、TFT-LCD100を投射型表示装置に用いる場合には、TFT20に強い光が照射されるので、第1導電層12の光透過率は5%以下であることが好ましい。少なくともTFT20のチャネル17cを遮光すれば光照射によるTFT20のリーク電流を低減することができる。リーク電流を十分に低減するために、TFT20全体を遮光するように第1導電層12を形成しても良い。第1導電層12の大きさや形状は、TFT-LCD100の用途に応じて適宜設定される。

【0061】次に、図3Bに示したように、減圧CVD法で厚さ約400nmのSiO<sub>2</sub>層13を堆積する。得られたSiO<sub>2</sub>層13をエッチングすることによって、幅2μm×17μmの開口部14を第1ポリシリコン層12上に形成する。SiO<sub>2</sub>層13の厚さや開口部14の大きさは、容量率や開口率を考慮して適宜設定される。なお、開口部14の幅(図3D中のW)および長さ、第1導電層12上の大きさで規定する。開口部14の形成方法を具体的に説明する。

【0062】所定のパターンを有するレジスト層(不図示)をSiO<sub>2</sub>層13上に形成する。このレジスト層をマスクとして、エッチングガスとしてCHF<sub>3</sub>/CF<sub>4</sub>/Ar=8:1:12を用いてドライエッチング法によってSiO<sub>2</sub>層13をエッチングする。SiO<sub>2</sub>とポリシリコンとのエッチレート比(選択比)は約20:1であるので、ポリシリコンからなる第1導電層12はSiO<sub>2</sub>層13のエッチングに対して、良好なエッチストップ層となる。厚さ400nmのSiO<sub>2</sub>層に対して20%のオーバーエッチを行っても、ポリシリコン層12のオーバーエッチ量は、高々2nmである。エッチングレートのバラツキは10%程度なので、オーバーエッチ量のバラツキは0.4nm程度である。エッチング工程において生じる開口部14の深さのバラツキは、SiO<sub>2</sub>層13を堆積する工程で生じる膜厚のバラツキ(約10%、この場合約40nm)に比べ無視できる。すなわち、エッチング工程のバラツキが開口部14の深さのバラツキの要因とはならない。

【0063】HF: NH<sub>4</sub>F等をエッチング液として用いるウェットエッチ法によると、SiO<sub>2</sub>とポリシリコンと選択比は無限度と考えられる。従って、エッチング工程に発生する深さのバラツキは更に小さいが、2次元方向のエッチング精度を考慮すると、上述したドライエッチ法を用いることが好ましい。また、遮光性を有する第1導電層12を形成するための材料としては、WSi/ポリシリコン(150nm/100nm)等のシリサイド/ポリシリコンの2層構造を用いることができる。この場合の第1絶縁層としては透明性の観点SiO<sub>2</sub>層が好ましいが、Si<sub>3</sub>N<sub>4</sub>を用いても良い。

【0064】図3Cに示したように、基板の全面に厚さ約50nmのポリシリコンを、例えば減圧CVD法を用いて堆積し、パターニングすることによって、ポリシリコン層(第2導電層)17を形成する。ポリシリコン層17は、開口部14内で第1導電層12に接触しており、電気的に接続されている。このポリシリコン層17は、最終的にTFTの半導体層(ソース17b、ドレイン17b'、チャネル17c)および付加容量の付加容量電極17aとなる。

【0065】図3Dに示したように、TFT部が形成される部分を覆うレジスト層16をマスクとして、ポリシリコン層17に燐(P)を注入する。イオン注入条件は、例えば15keV、 $2 \times 10^{15}/\text{cm}^2$ である。開口部14の側壁に形成されたポリシリコン層17に十分な量のイオンを注入するためには、開口部14はテーパ形状を有していることが望ましい。テーパ角θ(第1導電層12の上面と開口部14の側面とがなす角)は、 $45^\circ \leq \theta \leq 84^\circ$ の範囲にあることが好ましい。開口部14の側面に形成されたポリシリコン層17に注入される燐の量は、底面に形成されたポリシリコン層17に注入される燐の量の $\cos \theta$ 倍になる。側面に形成されたポリシリコン層17を十分に低抵抗化するためには、側面への注入量が底面への注入量の約10分の1以上あることが好ましく、θは84°以下であることが好ましい。なお、後の高温熱処理(約800℃以上)工程において、底面に形成されたポリシリコン層17中の不純物が拡散し、側面に形成されたポリシリコン層17が低抵抗化する。θが84°を超えても使用できる場合がある。一方、テーパ角θが小さすぎると、開口部14上の広がり(図3D中のΔ)が大きくなり過ぎる。すなわち、ポリシリコン層(第2導電層)17の幅が広がり過ぎるので、開口率が低下する。開口率の観点から、広がりΔはSiO<sub>2</sub>(第1絶縁層)13の厚さh以下、すなわち $\theta \geq 45^\circ$ であることが好ましい。

【0066】図3Eに示したように、第2導電層17を覆うように、例えばCVD法を用いて、厚さ約80nmのSiO<sub>2</sub>膜(第2絶縁層)18を形成する。あるいは、予め厚く形成した第2導電層17を酸化することによって、第2絶縁層18を形成しても良い。第2導電層17をポリシリコンで形成し、熱酸化して酸化シリコンからなる第2絶縁層18を形成しても良いし、第2導電層17をTeで形成し、陽極酸化することによってTe<sub>2</sub>O<sub>5</sub>からなる第2絶縁層18を形成してもよい。また、第2絶縁層18にSi<sub>3</sub>N<sub>4</sub>/SiO<sub>2</sub>等からなる積層膜、またはTe<sub>2</sub>O<sub>5</sub>等の高誘電率膜を使用してもよい。第2絶縁層18は、付加容量誘電体層18aおよびゲート絶縁層18bとして機能する。

【0067】次に、厚さ約300nmの燐をドーブしたポリシリコン層(第3導電層)19を形成し、パターニングすることによって、付加容量対向電極19aおよび

ゲート電極19bが得られる。

【0068】図3Fに示したように、ポリシリコン層（第3導電層）19をマスクとして、第2導電層（ポリシリコン層）17にイオン注入することによって、ソース17bおよびドレイン17b'を形成する。このイオン注入は、例えば、燐を100keV、 $2 \times 10^{15}/\text{cm}^2$ の条件で注入することによって実施できる。あるいは、上述の従来例のように、LCD構造を形成してもよい。

【0069】図3Gに示したように、CVD法を用いて厚さ約600nmのSiO<sub>2</sub>層（層間絶縁層）を堆積した後、不純物活性化のために、約850℃で1時間の熱処理を施す。その後、第2導電層17のソース17bおよびドレイン17b'に至るコンタクトホール23aおよび23bをそれぞれ形成する。次に、例えば、厚さ400nmのAlSi層24を堆積し、パターニングすることによって、ソース電極24aおよびドレイン電極24bを形成する。この工程で、ソース配線（不図示）をソース電極24aと一体に形成しても良い。

【0070】プラズマCVD法を用いて、基板の全面を実質的に覆うように、SiNからなるパッシベーション膜26を形成する。得られたパッシベーション膜26にドレイン電極24bに至るコンタクトホール27を形成した後、ITOを堆積しパターニングすることによって絵素電極15を形成する。

【0071】上記の製造方法における個別の工程（膜の堆積工程、イオン注入工程やエッチング工程等）は、公知の方法で実施できる。

【0072】上述したように、本実施形態の製造方法によると、第1絶縁層13の下部に形成した第1導電層12（当然に第1絶縁層とは異なる材料から形成されるので）を、第1絶縁層に開口部14を形成するためのエッチング工程におけるエッチストップ層として用いるので、エッチングの深さの制御性が上述した従来例に比べて極めて高い。従って、付加容量を形成する開口部14の深さは、実質的に第1絶縁層13の厚さで決まる。従来の基板をエッチングする際のバラツキに対して、絶縁層を堆積する工程における厚さのバラツキは、約10%程度と非常に低い。従って、本実施例の製造方法を用いてTFT-LCDを製造することによって、付加容量の容量値のバラツキの小さい、表示品位の優れたLCDを得ることができる。

【0073】さらに、付加容量10の付加容量電極17aとTFT20の半導体層（17b、17b'、17c）とを同一の層で形成できる。また、付加容量10の誘電体層18aとTFT20のゲート絶縁層18bとを同一の層で形成できる。更に、付加容量対向電極19aとゲート電極19bを同一の層から形成することができる。従って、製造プロセスを簡略化することができるので、液晶表示装置の製造コストを低減することができる。

る。

【0074】（実施形態2）図4A、図4Bおよび図5を参照しながら本実施形態の液晶表示装置200の構造および製造方法を説明する。本実施形態の液晶表示装置200は、実施形態1のTFT-LCD100と付加容量の構造が異なる。以下の説明において、実施形態1のTFT-LCD100と実質的に同様の機能を有する構成要素を同じ参照符号で示し、ここでは説明を省略する。

【0075】図4Aは、TFT-LCD200の付加容量10aおよびTFT20を含む部分の模式的な断面図であり、図5の破線X1-X2-X4-X4'に沿った模式的な断面図に相当する。図4Bは、第1導電層と第3導電層との接続部の断面図であり、図5の4B-4B'線に沿った断面図に相当する。図5はTFT-LCD200の1絵素の対応する部分の上面図である。

【0076】TFT-LCD200は、TFT-LCD100における第1導電層12と第2導電層17との間に、さらなる絶縁層52を有している。また、TFT-LCD200においては、第1導電層12を2つの層（領域）12aおよび12bに分離している。第1導電層12aは付加容量10aの付加容量対向電極として機能し、第1導電層12bはTFT20の遮光層として機能する。これらは、実施形態1と同様にして単一の第1導電層12を形成した後、パターニングすることによって互いに分離した層（導電層12aおよび遮光層12b）として形成される。

【0077】少なくともTFTのチャネル領域を覆う遮光層12bと付加容量対向電極として機能する導電層12aとを分離することによって、付加容量対向電極の電位がTFTのチャネル領域に影響することを防止できるので、TFTの動作特性を安定にすることができる。しかしながら、第1導電層12に強力な光が入射しない場合には、実施形態1のTFT-LCD100と同様に一体に形成してもよい。

【0078】絶縁層52は、開口部14内に露出された第1導電層12aを覆い、第1導電層12aと第2導電層17とを互いに絶縁する。第1導電層12aは第3導電層と電気的に接続されており（図4B参照）、第1導電層12aには対向電圧（共通電圧）が印加される。従って、絶縁層52は付加容量10aの誘電体層として機能する。

【0079】絶縁層52は、実施形態1のTFT-LCD100の製造方法における図3Bに示した工程と図3Cに示した工程の間に、たとえば、減圧CVD法で基板のほぼ全面に約80nmのSiO<sub>2</sub>を堆積することによって形成することができる。あるいは、開口部14に露出した第1ポリシリコン層17の表面を酸化することによっても形成することができる。また、絶縁層52にSiN/SiO<sub>2</sub>等からなる積層膜、またはTa<sub>2</sub>O<sub>5</sub>等

の高誘電率膜を使用してもよい。絶縁層52は、付加容量10aの誘電体層として機能すればよいので、第1導電層12aと第2導電層17aとの間、すなわち開口部14内に露出された第1導電層12a上にも形成しても良い。

【0080】第1導電層12aと第3導電層19aは、図5に示したように、表示領域外で互いに接続されていることが開口率の観点から好ましい。第1導電層12aと第3導電層19aとの電気的な接続は、例えば、図4Bに示した構成で実現される。絶縁層22に、第3導電層19aを露出するコンタクトホール54および第1導電層12aを露出するコンタクトホール56を形成する。それぞれのコンタクトホール54および56において、第1および第3導電層12aおよび19aのそれぞれと接触する電極層24cを形成することによって、第1導電層12aと第3導電層19aとが電気的に互いに接続される。コンタクトホール54および56の形成は、例えば、実施形態1について図3Gを参照しながら説明した、コンタクトホール23aおよび23bを形成する工程において実施することができる。また、電極層24cは、同じく図3Gを参照しながら説明したソース電極24aおよびドレイン電極24bを形成する工程において実施することができる。なお、電極層24cはソース電極24aおよびドレイン電極24bから分離されており、電極層24cには対向電圧が印加される。

【0081】TFT-LCD200の付加容量10aは、第1導電層（第1付加容量対向電極）12a／絶縁層（第1付加容量誘電体層）52／第2導電層（付加容量電極）17a／第2絶縁層（第2付加容量誘電体層）18a／第3導電層（第2付加容量対向電極）19aを含む積層構造から形成される。すなわち、付加容量10aは、第1導電層（第1付加容量対向電極）12a／絶縁層（第1付加容量誘電体層）52／第2導電層（付加容量電極）17aから形成される容量と、第2導電層（付加容量電極）17a／第2絶縁層（第2付加容量誘電体層）18a／第3導電層（第2付加容量対向電極）19aから形成される容量とが並列に接続された容量である。従って、実施形態1のTFT-LCD100が有する付加容量10の構造に比較して、より狭い占有面積に、同じ容量値の付加容量を形成することができる。

【0082】絵素の大きさを $18\mu\text{m} \times 18\mu\text{m}$ 、第1および第2付加容量誘電体層（酸化シリコン）の厚さをそれぞれ80nmとして、30FFの付加容量値 $C_a$ を得るために必要な付加容量10の基板表面に射影した面積（図5および図2B中のハッチング部の面積）を比較する。図2Bに示した開口部構造（トレンチ構造）を有さない付加容量は、約 $70\mu\text{m}^2$ の射影面積が必要なのに対し、実施形態2の図5に示した幅 $1\mu\text{m} \times$ 長さ $17\mu\text{m}$ の開口部14を有し、且つ2つの容量を並列に接続した構造では、約 $36\mu\text{m}^2$ の射影面積で30FFの付

加容量値を得ることができる。開口率（図5および図2B中の開口部15a（ハッチング部）の絵素全体の面積に対する割合）で比較すると、図2Bの構造の開口率が約42%であるのに対し、図5の構造の開口率は約61%である。この様に、実施形態2によると、実施形態1の効果に加えて更なる高開口率化が達成される。

【0083】上記の実施形態1および2で説明したように、本発明によると液晶表示装置の開口率を向上するとともに、付加容量の容量値のバラツキを低減することができる。特に、ポリシリコンを半導体層に用いた小型・高密度・高精細のTFT液晶表示装置において本発明の効果は顕著である。特に、第1導電層を遮光層として用いる構成は、強力な光が照射される投写型液晶表示装置に好適に用いられる。

【0084】

【発明の効果】本発明によると、小さな占有面積でも大きな容量値を確保でき、しかも、容量値のバラツキが著しく低減された付加容量を実現できる。これによって、高開口率（明るい）、高画質の液晶表示装置を提供できる。

【0085】また、本発明の液晶表示装置は簡単かつ簡素な構成を有しているため、製造工程を簡略化できるので、高画質の液晶表示装置を低コストで歩留まりよく製造することができる。本発明による液晶表示装置は、TFTの半導体層にポリシリコンを用いた比較的小型で高精細の液晶表示装置に好適に適用される。

【図面の簡単な説明】

【図1】本発明の実施形態1によるTFT-LCD100の模式的な断面図である。

【図2A】TFT-LCD100の1つの絵素部分の模式的な上面図である。

【図2B】比較例のTFT-LCDの1つの絵素部分の模式的な上面図である。

【図3A】TFT-LCD100の製造工程を示す断面図である。

【図3B】TFT-LCD100の他の製造工程を示す断面図である。

【図3C】TFT-LCD100の他の製造工程を示す断面図である。

【図3D】TFT-LCD100の他の製造工程を示す断面図である。

【図3E】TFT-LCD100の他の製造工程を示す断面図である。

【図3F】TFT-LCD100の他の製造工程を示す断面図である。

【図3G】TFT-LCD100の他の製造工程を示す断面図である。

【図4A】本発明の実施形態2によるTFT-LCD200の付加容量およびTFTを含む部分の模式的な断面図である。

【図４Ｂ】実施形態２によるＴＦＴ－ＬＣＤ２００の第１導電層１２ａと第３導電層１９ａとの接続部の模式的な断面図である。

【図５】本発明の実施形態２によるＴＦＴ－ＬＣＤ２００の１つの絵素部分および図４Ｂに示した接続部の模式的な上面図である。

【図６】ＴＦＴ型液晶表示装置の１つの絵素の等価回路を示す図である。

【図７】従来のＴＦＴ液晶表示装置のＴＦＴおよび付加容量を形成する工程を示す断面図である。

【符号の説明】

１０ 付加容量

１１、３１ 絶縁性基板

１２ 第１導電層

１３ 第１絶縁層

１４ 開口部（溝またはトレンチ）

１５ 絵素電極

１７ａ 第２導電層

１７ｂ ソース

１７ｂ' ドレイン

１７ｃ チャンネル

１８ａ 第２絶縁層

１８ｂ ゲート絶縁層

１９ａ 第３導電層

１９ｂ ゲート電極

２０ ＴＦＴ

２２ 絶縁層

２３ａ、２３ｂ、２７ コンタクトホール

２４ａ ソース電極

２４ｂ ドレイン電極

２６ パッシベーション層

３５ 対向電極（共通電極）

５０ 対向基板

６０ 液晶層

１００、２００ ＴＦＴ－ＬＣＤ

１００ａ ＴＦＴ基板

１００ｂ 対向基板